FPGA学习笔记(2)——HDL语法

目录

一.Verilog概述

二.Verilog具体语法

1.标识

2.逻辑值

3.常量

4.变量

5.参数

6.赋值语句

7.运算符

8.语句

9.系统函数

---

参考书目：《野火FPGA Verilog 开发实战指南》

一.Verilog概述

1.IEEE定义标准Verilog语法参考文档

IEEE Standard for Verilog Hardware Description Languagehttps://ieeexplore.ieee.org/document/1620780

二.Verilog具体语法

** KEY WORD：标识符、逻辑值、常量、变量、参数、赋值语句、注释、运算符、语句、系统函数**

1.标识

2.逻辑值

3.常量

4.变量

5.参数

有parameter和localparam两种，前者可以通过实例化在model外部改变

6.赋值语句

7.运算符

注:^异或运算

8.语句

9.系统函数

wirte与display区别：不自动换行

strobe：最后执行

monitor：当变量变化时打印

注：a是位宽为8bit，深度为20的存储器；reg [7:0]是一个变量类型

三.VHDL概述

本文转自 https://blog.csdn.net/qq_32971095/article/details/132308209，如有侵权，请联系删除。